SBS Biz

삼성전자가 인공지능(AI) 반도체 생태계 확대를 위해 국내 팹리스와 설계·패키징 협력사를 아우르는 파운드리 협력 강화에 나섰습니다. 지난해 SAFE 포럼이 생태계 협력 확대에 초점을 맞췄다면, 올해는 2나노 공정과 설계 최적화 기술, AI 반도체용 SRAM 등 구체적인 기술 로드맵을 전면에 내세운 것이 특징입니다.



삼성전자는 오늘(1일) 서울 서초사옥에서 '세이프(SAFE·Samsung Advanced Foundry Ecosystem) 포럼 2026'을 열고 AI 반도체 생태계 협력 전략과 차세대 파운드리 기술 로드맵을 공개했습니다.

올해 포럼 주제는 'The Nexus for Silicon Intelligence'입니다. 고객사와 협력사 관계자 400여 명이 참석했으며, 전자설계자동화(EDA), 설계자산(IP), 디자인솔루션(DSP), 가상설계(VDP), 첨단패키징(MDI) 등 21개 파트너사가 부스를 마련했습니다.

지난해 SAFE 포럼의 주제가 'Alliance for Smarter Silicon'으로 파트너 협력 확대에 방점이 찍혔다면, 올해 주제는 'The Nexus for Silicon Intelligence'로 AI 반도체 생태계의 중심 역할을 강조했습니다.

특히 올해는 DTCO, 2나노 공정, SRAM 등 AI 반도체 성능과 직결되는 기술 전략이 구체적으로 소개되며 행사 무게중심이 협력 생태계에서 AI 맞춤형 기술 로드맵으로 확장됐습니다.



신종신 삼성전자 파운드리사업부 디자인플랫폼 개발실장은 기조연설에서 "AI 수요 대응 역량을 높이는 동시에 SAFE 포럼을 통해 고객과 파트너사와의 협력을 더욱 확대하겠다"며 "글로벌 AI·HPC 고객뿐 아니라 국내 시스템반도체 기업과의 협력도 강화해 국내 시스템반도체 산업 플랫폼 역할을 확대하겠다"고 말했습니다.

행사에서는 AI 팹리스 기업 리벨리온과 Siemens EDA도 연사로 참여했습니다. 리벨리온은 삼성 4나노 공정을 활용한 대표적인 국내 AI 팹리스 고객사입니다. 박성현 리벨리온 대표는 "삼성전자 4나노 공정과 첨단 패키징을 기반으로 '리벨100' NPU를 개발했다"며 "앞으로도 AI 반도체 분야에서 협력해 소버린 AI 구축을 추진하겠다"고 밝혔습니다.

Siemens EDA는 2.5D·3D 이종 칩 설계 과정에서 수율과 설계 검증, 신뢰성, 패키징 지원이 중요하다며 삼성전자 선단 공정을 활용한 AI 반도체 개발을 적극 지원하겠다고 설명했습니다.

삼성전자는 이날 AI 반도체 수요 확대에 대응하기 위한 차세대 공정 전략도 공개했습니다. 설계와 공정을 동시에 최적화하는 DTCO 전략과 차세대 2나노 공정, 고성능 SRAM 기술을 소개하며 AI 반도체의 전력·성능·면적 경쟁력을 높이기 위한 기술 로드맵을 제시했습니다.

또 산업통상자원부가 추진하는 제조 AI 전환(M.AX) 얼라이언스와 K-CHIPS 사업에 참여해 국내 시스템반도체 생태계 조성에도 협력을 확대하고 있다고 밝혔습니다.

아울러 MPW 프로그램을 통해 국내 팹리스 기업의 시제품 제작과 검증 비용 부담을 낮추고, 디자인 솔루션 협력 체계를 기반으로 AI 반도체 생태계 경쟁력을 강화해 나갈 계획입니다.